

© 1998-2010 - Volnys Bernal 1

Revisão: Arquitetura de Computadores

Volnys Borges Bernal
volnys@lsi.usp.br
<http://www.lsi.usp.br/~volnys>

Laboratório de Sistemas Integráveis
<http://www.lsi.usp.br/>

© 1998-2010 - Volnys Bernal 2

Agenda

- ❑ Arquitetura Geral
- ❑ Memória
- ❑ Interrupção
- ❑ Modo de operação do processador
- ❑ Espaço de Endereçamento
- ❑ Processador e Barramentos

© 1998-2010 - Volnys Bernal 3

Sobre esta apresentação

- ❑ Esta apresentação ...
 - ❖ Não apresenta todos os detalhes sobre este tópico.
 - ❖ É um resumo para auxiliar a apresentação do tópico em sala de aula.
- ❑ Para estudo, deve ser utilizada uma das seguintes referências:
 - ❖ Capítulos 1 e 2 do livro:
 - ANDREW S. TANENBAUM; Sistemas Operacionais Modernos. Prentice-Hall
 - ❖ Capítulos 1 e 2 do livro:
 - ANDREW S. TANENBAUM; Sistemas Operacionais. Prentice-Hall.

© 1998-2010 - Volnys Bernal 4

Arquitetura – Visão geral

© 1998-2010 - Volnys Bernal 5

Arquitetura – Visão geral

© 1998-2010 - Volnys Bernal 6

Arquitetura – Visão geral

© 1998-2010 - Volnys Bernal 7

Memória

© 1998-2010 - Volnys Bernal 8

Memória

□ Hierarquia de Memória

```

graph TD
    Registradores[Registradores] --> MemCache[Memória Cache]
    MemCache --> MemPrincipal[Memória Principal]
    MemPrincipal --> Disco[Disco]
    Disco --> Fita[Fita]
    
```

© 1998-2010 - Volnys Bernal 9

Memória

- Registradores
 - ❖ Internos ao processador
 - ❖ Tipos:
 - Registrador de dados (inteiro / ponto flutuante)
 - Registrador de instrução
 - Registrador de controle
- Memória Cache
 - ❖ Memória de alta velocidade
 - ❖ Utilizada para aumentar o desempenho do processador
 - ❖ Volátil
- Memória Principal
 - ❖ Supre o processador (via cache) de dados e instruções
 - ❖ Volátil: RAM
 - ❖ Não volátil: ROM, EPROM, EEPROM
- Memória Secundária
 - ❖ Meio permanente de armazenamento
 - ❖ Discos magnéticos / ópticos
- Memória Terciária
 - ❖ Unidades de fitas

© 1998-2010 - Volnys Bernal 10

Interrupção

© 1998-2010 - Volnys Bernal 11

Interrupção

□ O que é?

- ❖ Evento que ocorre no sistema
- ❖ Enviada à UCP através de sinal de hardware
- ❖ Gerada pelos diversos componentes do hardware (inclusive UCP)
- ❖ Fundamental para operação do sistema
- ❖ Em alguns casos a interrupção indica a ocorrência de uma condição de erro

© 1998-2010 - Volnys Bernal 12

Interrupção

© 1998-2010 - Volnys Bernal 13

Interrupção

- Classificação quanto à origem da interrupção
 - ❖ Externa
 - Gerado por componentes externos à UCP
 - ❖ Interna
 - Gerada pelo próprio processador

© 1998-2010 - Volnys Bernal 14

Interrupção

- Interrupção externa
 - ❖ Gerado por componentes externos à UCP
 - ❖ Evento assíncrono
 - Pode ocorrer a qualquer momento
 - ❖ Origem:
 - Controladores de E/S
 - Temporizador,
 - Controlador de linha serial, controlador de linha paralela, controlador de disco,
 - Barramento
 - Bus Error
 - Subsistema de memória
 - Erro de paridade
 - Subsistema de gerenciamento de memória virtual
 - Acesso ilegal

© 1998-2010 - Volnys Bernal 15

Interrupção

- Interrupção interna
 - ❖ Gerada pelo próprio processador
 - ❖ Evento síncrono
 - Pode ocorrer em momentos específicos da execução de uma instrução
 - ❖ Tipos:
 - TRAP
 - Também denominada "interrupção de software"
 - Gerada por uma instrução que simula uma interrupção
 - Exemplo Intel x86:
 - Instrução "int 80" – gera a interrupção número 80
 - Exceção
 - Indica a ocorrência de algum erro durante a execução
 - Exemplo:
 - Divisão por zero
 - Instrução ilegal

© 1998-2010 - Volnys Bernal 16

Interrupção

- Exemplos:
 - ❖ Interrupção de software (*trap*)
 - Chamada ao sistema "open" (abertura de arquivo)
 - Chamada ao sistema "date" (requisição de data/hora do sistema)
 - ❖ Exceção
 - Divisão por 0
 - Instrução ilegal
 - ❖ Externa
 - Bus error: gerada pelo barramento indicando um erro
 - Interrupção do temporizador informando que já se passou 10 ms
 - Interrupção de linha serial devido ao recebimento de um byte
 - Interrupção de disco devido à finalização de uma operação de leitura de um setor

© 1998-2010 - Volnys Bernal 17

Interrupção

- Classificação quanto a possibilidade de desabilitar
 - Mascaráveis Podem ser desabilitadas
 - Não mascaráveis Não podem ser desabilitadas
- Rotina de Tratamento de interrupção
 - A cada interrupção pode ser associado uma rotina de tratamento, que pode ser ativada a cada ocorrência desta interrupção

© 1998-2010 - Volnys Bernal 18

Modos de Operação do Processador



© 1998-2010 - Volnys Bernal 19

Modos de operação do processador

- ❑ **Objetivo**
 - ❖ Possibilitar a garantia da segurança do ambiente computacional suportado pelo sistema operacional
- ❑ **Processadores suportam ao menos dois modos de operação:**
 - ❖ Modo usuário
 - Modo mais restritivo
 - ❖ Modo supervisor
 - Modo irrestrito
- ❑ **Presença**
 - ❖ Presente nos microprocessadores modernos

© 1998-2010 - Volnys Bernal 20

Modos de operação do processador

- ❑ **Modo usuário**
 - ❖ Todos os processos são executados em modo usuário
 - ❖ Restrições:
 - Execução de determinadas instruções do processador:
 - Exemplo: restrição na execução da instrução halt, reset
 - Acesso a determinados registradores
 - Acessos à determinada posições de memória
- ❑ **Modo supervisor**
 - ❖ O sistema operacional é executado em modo supervisor
 - ❖ Não são impostas restrições na execução em modo supervisor

© 1998-2010 - Volnys Bernal 21

Modo de operação do processador

- ❑ **Configuração do modo de operação**
 - ❖ Geralmente é um bit (ou um conjunto de bits) do registrador de estado
 - ❖ O bit de configuração do modo de operação pode somente ser alterado em modo supervisor
 - ❖ O processador passa para o modo supervisor, automaticamente, quando a rotina de tratamento de interrupção é executada
 - ❖ Sempre que uma interrupção é atendida pela UCP
 - ❖ Portanto:
 - O sistema operacional sempre é executado em modo supervisor!!!

© 1998-2010 - Volnys Bernal 22

Modo de operação do processador

- ❑ **Observe que ...**
- ❑ **O sistema operacional é executado sempre decorrente de uma interrupção:**
 - ❖ Interface de chamadas ao sistema
 - Quando é ativada uma chamada ao sistema (interrupção de software)
 - ❖ Interface de hardware
 - Quando ocorre uma exceção
 - Quando chega uma interrupção externa (de outros componentes)
- ❑ **Sempre que ocorre a ativação da rotina de tratamento de interrupção o modo de operação passa para “modo supervisor”. Quando termina a rotina de tratamento de interrupção, o processador volta ao modo anterior.**

© 1998-2010 - Volnys Bernal 23

Modo de operação do processador


© 1998-2010 - Volnys Bernal 24

Modo de operação do processador

- ❑ **Desta forma**
- ❖ O sistema operacional sempre executa no modo supervisor.
- ❖ Os processos usuários sempre executam em modo usuário
- ❖ Um processo que opera em modo usuário não conseguem passar a operar em modo supervisor

© 1998-2010 - Volnys Bernal 25

Processador e Barramentos

© 1998-2010 - Volnys Bernal 27

Processador e Barramentos

- Um processador é composto por
 - ❖ Registradores de inteiros (ex, R1, R2,)
 - ❖ Registradores de ponto flutuante (ex, F1, F2, ...)
 - ❖ Registradores de controle
 - PC – Program Counter
 - SP – Stack Pointer
 - Status – Registrador de estado
 - ❖ Registradores Internos
 - IR – Instruction Register
 - MAR – Memory Address Register
 - MBR – Memory Buffer Register

© 1998-2010 - Volnys Bernal 28

Processador e Barramentos

- Registrador MAR
 - ❖ Interface do processador com o barramento de endereços
 - ❖ O tamanho do MAR limita o espaço físico da memória

Tamanho do MAR (em bits)	Endereçamento físico máximo da memória (em células)
8	256
16	65536
28	268 M
32	4 G
n	2^n

© 1998-2010 - Volnys Bernal 29

Processadores e Barramentos

Processador	Processador de ...	Registradores		Barramento	
		Dados	Endereço	Dados	Endereço
Zilog Z80	8 bits	8 bits	16 bits	8 bits	16 bits
Intel 8080	8 bits	8	16	8	16
Intel 8088	16 bits	8/16	16	8	20
Intel 8086	16 bits	8/16	16	16	20
Intel 286	32 bits	8/16/32	16/32	16	24
Intel 386 SX	32 bits	8/16/32	16/32	16	24
Intel 386 DX	32 bits	8/16/32	16/32	32	32
Intel Pentium	32 bits	8/16/32	16/32	64	32
Intel Pentium PRO	32 bits	8/16/32	16/32	64	34
Intel Itanium	64 bits				
IA 64 – Itanium 2	64 bits				
AMD Opteron	64 bits				
AMD64 Athlon 64	64 bits				

© 1998-2010 - Volnys Bernal 30

Espaço de Endereçamento



© 1998-2010 - Volnys Bernal 31

Espaço de endereçamento

- ❑ Usualmente, um processador pode possuir dois espaços de endereçamento físicos:
 - ❖ Espaço de endereçamento de memória
 - Possibilita identificar células de memória
 - ❖ Espaço de endereçamento de E/S
 - Possibilita identificar registradores dos controladores de dispositivos
 - Para realizar acesso a um endereço de E/S é utilizado uma instrução especial

© 1998-2010 - Volnys Bernal 32

Espaço de Endereçamento

- ❑ Exemplo:
 - ❖ Espaço do Endereçamento da Memória do PC baseado em 8088 ou 8086
 - ❖ Registrador MAR=20 bits
 - → máximo de 1 Mbyte de memória física

0 K	00000	RAM
64 K	10000	RAM
	20000	RAM
	30000	RAM
	40000	RAM
	50000	RAM
	60000	RAM
	70000	RAM
	80000	Video RAM
	90000	Vide RAM
640 K	A0000	
	B0000	
	C0000	
	D0000	
	E0000	ROM
	F0000	ROM
1 M	100000	

© 1998-2010 - Volnys Bernal 33

Espaço de Endereçamento

000	Controlador Programável de interrupção (PIC)
030	
040	
050	Temporizador (040-043)
060	
070	Controlador Teclado
080	Controlador de data e hora
090	
0A0	
0B0	
0C0	
0D0	
0E0	
0F0	Coprocessador Matemático
100	
110	
120	
130	
140	
150	
160	
170	
180	
190	
1A0	
1B0	
1C0	
1D0	
1E0	
1F0	Contr. de disco (3F0-3F7)
200	
200	220
230	240
240	250
250	260
260	270
270	280
280	290
290	2A0
2A0	2B0
2B0	2C0
2C0	2D0
2D0	2E0
2E0	2F0
2F0	300
300	310
310	320
320	330
330	340
340	350
350	360
360	370
370	380
380	390
390	3A0
3A0	3B0
3B0	3C0
3C0	3D0
3D0	3E0
3E0	3F0
3F0	400
400	Contr. linha serial 2 (COM2) (2F8-2FF)
310	Contr. de linha paralela 2 (378-37F)
340	Contr. de rede
350	Contr. de linha paralela 1 (0)
360	Contr. disquete (3F2-3F7)
370	Contr. de SVGA
380	Contr. de CGA
390	Contr. de disco (3F0-3F7)
3A0	Contr. de disco (3F0-3F7)
3B0	Contr. de disco (3F0-3F7)
3C0	Contr. de disco (3F0-3F7)
3D0	Contr. de disco (3F0-3F7)
3E0	Contr. de disco (3F0-3F7)
3F0	Contr. de disco (3F0-3F7)
400	Contr. linha serial 1 (COM1) (3F8-3FF)

© 1998-2010 - Volnys Bernal 34

Referências Bibliográficas



© 1998-2010 - Volnys Bernal 35

Referências Bibliográficas

- ❑ ANDREW S. TANENBAUM; Sistemas Operacionais Modernos. Prentice-Hall.
- ❑ ANDREW S. TANENBAUM; Sistemas Operacionais. Prentice-Hall.